上拉电阻：
1、当TTL电（diàn）路（lù）驱动COMS电（diàn）路时，如果（guǒ）TTL电路输出的高电平（píng）低于（yú）COMS电路的最（zuì）低高电平（一（yī）般为3.5V），这（zhè）时就（jiù）需要在TTL的（de）输出（chū）端接上拉（lā）电阻，以提高（gāo）输出高电平的值。
2、OC门电路必须（xū）加上拉电阻，才能（néng）使用。
3、为（wéi）加大输出引脚的驱动能力，有的（de）单片机管脚上也（yě）常使用上（shàng）拉电阻（zǔ）。
4、在COMS芯片（piàn）上，为了防止（zhǐ）静电造成损坏（huài），不用的管脚不能悬空，一（yī）般接上拉电阻产生（shēng）降（jiàng）低（dī）输入阻抗，提供泄荷通路。
5、芯片的管（guǎn）脚（jiǎo）加（jiā）上拉电阻（zǔ）来提（tí）高输（shū）出（chū）电平，从而提高芯片输入信号的噪声容限增强抗干（gàn）扰能力。
6、提高总线的抗电磁干扰能力。管脚（jiǎo）悬空就比较容易接受外界的电磁（cí）干扰。
7、长线传输（shū）中电阻（zǔ）不匹配容易引（yǐn）起反射波干扰，加（jiā）上下拉电阻是电阻匹配（pèi），有（yǒu）效的抑制（zhì）反（fǎn）射（shè）波干扰。

上拉（lā）电阻阻值的选择原则包括:
1、从（cóng）节约功（gōng）耗（hào）及（jí）芯片的（de）灌（guàn）电流能力考虑应当足够（gòu）大；电阻大，电流（liú）小。
2、从确保（bǎo）足够的驱动（dòng）电流考虑应（yīng）当足够小（xiǎo）；电（diàn）阻（zǔ）小，电流大。
3、对于高速电（diàn）路，过大的上拉电阻可能边（biān）沿变平缓（huǎn）。综（zōng）合考（kǎo）虑（lǜ）
以上三点,通常（cháng）在（zài）1k到10k之间选取。
对下拉（lā）电阻也（yě）有类似道理

对上拉（lā）电阻和下（xià）拉（lā）电阻的选择应结合开关管特性和下级电路的（de）输入（rù）特性进行设定（dìng），主要需要考（kǎo）虑以下几个因素：
1．驱动能力与功耗的平衡。以上拉（lā）电（diàn）阻为例（lì），一般地说（shuō），上拉电阻（zǔ）越小，驱动能力（lì）越强（qiáng），但功耗越大，设计是应注意（yì）两（liǎng）者之间（jiān）的均衡。
2．下级电路的（de）驱动需（xū）求。同样（yàng）以上拉电阻（zǔ）为例，当（dāng）输出（chū）高电平时，开（kāi）关管（guǎn）断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定（dìng）。不同（tóng）电路的高低电平的门槛电（diàn）平会有不同，电（diàn）阻（zǔ）应适（shì）当设定以（yǐ）确保（bǎo）能输出正（zhèng）确（què）的电（diàn）平。以上拉电阻为例，当输出低电平时，开关管导通，上拉（lā）电阻和开关（guān）管导通电（diàn）阻分压值（zhí）应（yīng）确保（bǎo）在零电（diàn）平（píng）门槛之下。
4．频率特（tè）性。以（yǐ）上拉电阻为例（lì），上拉电阻和开关管漏源级（jí）之（zhī）间的电容和下级电路（lù）之（zhī）间的输入电容（róng）会形成RC延迟（chí），电阻越大，延迟越大。上（shàng）拉电阻的设定（dìng）应考虑（lǜ）电路在这方面（miàn）的需求。

下拉（lā）电阻的设定的原（yuán）则和上拉电阻（zǔ）是一（yī）样的。OC门输出高电平时是（shì）一个高阻态，其上拉电流（liú）要（yào）由上（shàng）拉电阻来提（tí）供，设输（shū）入端每（měi）端口不大于（yú）100uA,设输出口驱动电（diàn）流约500uA，标准工（gōng）作电（diàn）压是5V，输入口的高低电平门（mén）限为0.8V(低（dī）于此（cǐ）值为低电平（píng）)；2V(高电（diàn）平门限值)。

选上拉（lā）电（diàn）阻时（shí）：500uA x 8.4K= 4.2即选大于8.4K时（shí）输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果（guǒ）输出口驱动（dòng）电流较大，则阻值可减小，保证下拉时（shí）能低于0.8V即可。
当输（shū）出高电平时，忽略管（guǎn）子的漏电（diàn）流（liú），两输（shū）入口（kǒu）需200uA，200uA x15K=3V即上拉（lā）电阻压降为3V，输出口可达到2V，此阻值为最（zuì）大阻值，再大就拉不到2V了。选10K可用。COMS门的（de）可参考74HC系（xì）列设计（jì）时管子（zǐ）的漏（lòu）电流不可忽略，IO口（kǒu）实际电流在不同电平下也是不同的，上述仅仅是原理，一句（jù）话（huà）概括为：输出高电（diàn）平时要喂饱后面的（de）输入口（kǒu），输出低（dī）电平不要把输出口喂（wèi）撑了（否则多余的电流喂给了级（jí）联的输入（rù）口，高于低电平门限值就不可了）
在数字电路中不用的输入（rù）脚都要接固（gù）定电平，通过1k电阻接高电平或接地。

-------------------------------------------------

一. 电（diàn）阻（zǔ）作用：
接电组就是为了防止输入端悬空
减（jiǎn）弱外（wài）部电流对芯片产生（shēng）的干扰
保护cmos内的（de）保护二极管（guǎn）,一般电流不大（dà）于10mA
上拉和下拉、限流
1. 改变（biàn）电（diàn）平的电位（wèi），常用在TTL-CMOS匹配
2. 在引脚悬（xuán）空时有确定的状态（tài）
3. 增加高电平输（shū）出时的驱动能力。
4、为（wéi）OC门提供电流（liú）
那要看输出（chū）口（kǒu）驱动的是什（shí）么器件，如果（guǒ）该器件需要高（gāo）电压的话，而输出口的输出电压（yā）又不（bú）够，就需（xū）要加上拉电阻。如果有上拉电阻那它的端口在默认（rèn）值为高电（diàn）平你要控制它必（bì）须（xū）用低电平才能控制如三态门电（diàn）路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下（xià）来成为低电平。反之，尤其用在接口电路中,为了得（dé）到确（què）定的电平,一般（bān）采用这种（zhǒng）方法,以保证正确的电路（lù）状（zhuàng）态,以（yǐ）免发生意（yì）外,比如,在电机控（kòng）制中,逆变桥上下桥臂不能（néng）直通,如果它（tā）们都用同（tóng）一个单片机（jī）来驱动,必须设置初始状态.防（fáng）止（zhǐ）直通!

二. 定（dìng）义：
上拉就是将（jiāng）不确（què）定的信号通过一个电阻（zǔ）嵌（qiàn）位（wèi）在（zài）高（gāo）电平！电阻同时起限（xiàn）流作用！下拉同理！
上（shàng）拉（lā）是（shì）对（duì）器件（jiàn）注入电流，下拉是输出电流弱（ruò）强只是上拉电阻的阻（zǔ）值不同，没有什么严格区分对于非集电（diàn）极（或漏极）开路输出型（xíng）电路（如普通门（mén）电路）提升电流和电压的能力（lì）是有限（xiàn）的，上拉电阻的功能主要是为集电极开路（lù）输（shū）出型电路输出电流（liú）通道。

三.为什（shí）么要（yào）使（shǐ）用拉（lā）电阻：
一般（bān）作单键（jiàn）触发使用时，如果IC本身（shēn）没有内接电（diàn）阻，为了使（shǐ）单键（jiàn）维持在不被触发的（de）状态（tài）或是（shì）触发后（hòu）回（huí）到原状态（tài），必须在IC外部另接一电阻。数字电路有三种状态：高电平、低电平、和高阻（zǔ）状态（tài），有些应用场合不希望出现高阻状态，可以通过上（shàng）拉电阻或下拉电阻的方式使处于稳定状态（tài），具体视设计要求而（ér）定（dìng）！一般说的是I/O端口，有的可以（yǐ）设置，有的不可以设置，有的是内置，有的（de）是需要外接，I/O端口的输（shū）出类似与一个三极管的（de）C，当C接通过一个电（diàn）阻和电源连接（jiē）在一起的时候（hòu），该电（diàn）阻成（chéng）为上C拉电阻，也就是说，如果该端口正常（cháng）时（shí）为高电平，C通过一个电阻和地连（lián）接（jiē）在一起的时候，该电阻称为下拉电阻，使该端（duān）口（kǒu）平时为低电平（píng），作用吗：比如：当一个（gè）接有上拉电阻的端口设（shè）为（wéi）输如状态（tài）时，他的（de）常（cháng）态就为高电（diàn）平，用于检测低（dī）电平的输（shū）入（rù）。上拉电阻（zǔ）是用来解决总线驱动能力不（bú）足时提供电（diàn）流的。一般说法（fǎ）是拉电流，下拉电阻是用来（lái）吸收（shōu）电流的，也就（jiù）是灌电（diàn）流。
上拉就是将（jiāng）不确定的信号通（tōng）过一个电（diàn）阻嵌（qiàn）位（wèi）在高电（diàn）平！电阻同（tóng）时起限流（liú）作用！下（xià）拉同理！

　　上拉是（shì）对（duì）器件注入电流，下（xià）拉（lā）是输出电流；弱强（qiáng）只是上拉电阻的阻值不同，没有什么严格区分；对于非集（jí）电（diàn）极（或漏极（jí））开路输出型电路（如普通门（mén）电路）提（tí）升电流和电压的能（néng）力是（shì）有限的，上拉（lā）电（diàn）阻的（de）功能（néng）主要（yào）是为集电极开路输出型（xíng）电（diàn）路输出电（diàn）流（liú）通道。

　　 上下拉电阻：
　　 1、当TTL电路驱动（dòng）COMS电路时，如果（guǒ）TTL电路（lù）输出的高电平低于COMS电路（lù）的最低（dī）高电平（píng）（一般为3.5V）， 这时就需要在TTL的输出（chū）端接（jiē）上拉电阻，以（yǐ）提高输出高（gāo）电平的值。
     2、OC门电路（lù）必须加（jiā）上拉电阻，以提高（gāo）输出的（de）高电（diàn）平（píng）值。
　　 3、为加（jiā）大输出引脚的驱动能力，有的（de）单片（piàn）机管脚（jiǎo）上也常使用上拉电阻。
　　 4、在CMOS芯片上（shàng），为了防止静电造成损坏，不用（yòng）的管脚不能悬空，一般（bān）接上（shàng）拉电阻产生降低输入阻抗， 提（tí）供泄荷通路。
　　 5、芯片的管脚加上拉电阻（zǔ）来提高输出电平，从而提（tí）高芯片（piàn）输入信（xìn）号的噪声容限增强抗干扰（rǎo）能力。
　　 6、提高总线的抗电磁干扰能力。管脚（jiǎo）悬空就比较（jiào）容易接受外界的电磁干扰。
　　 7、长（zhǎng）线传输（shū）中电阻不匹配容易引起反射波（bō）干扰，加上下拉电阻（zǔ）是（shì）电（diàn）阻（zǔ）匹配，有效的抑（yì）制（zhì）反射波干（gàn）扰。

　　 上拉电阻：就是从电（diàn）源高电（diàn）平引出的电阻接到输出
　　 1，如果电平用OC(集电极开路，TTL)或OD(漏极开（kāi）路，COMS)输出，那（nà）么不用上拉电阻（zǔ）是不能（néng）工作的， 这个很（hěn）容易理解，管子没有电（diàn）源就不（bú）能输出（chū）高电平了。
　　 2，如果输出电流比（bǐ）较大（dà），输出（chū）的电平就会降（jiàng）低（电（diàn）路中已经有了一个上拉电阻（zǔ），但（dàn）是（shì）电阻太（tài）大，压降太高），就可以用上拉电（diàn）阻（zǔ）提供电流分量（liàng）， 把（bǎ）电平“拉（lā）高”。（就是并一个（gè）电阻在（zài）IC内部的（de）上拉电（diàn）阻上（shàng）， 让它的压降小一（yī）点）。当然管子按需要（yào）该（gāi）工作在（zài）线性范围的上拉电阻不能太小。当然也会用（yòng）这（zhè）个方（fāng）式来实现门电路（lù）电平的匹配。

  注意事项

  需（xū）要注（zhù）意的是，上拉电阻（zǔ）太大（dà）会引起输出电平的延迟。（RC延（yán）时）
　一（yī）般CMOS门电路输出不（bú）能给它悬空，都是接上拉电阻设定成（chéng）高电平。
　下拉电阻：和上（shàng）拉电阻的原理差（chà）不多， 只是拉到GND去而已。 那样（yàng）电平就会被拉低。 下（xià）拉电阻一（yī）般用于设定低（dī）电平或者是阻抗（kàng）匹配(抗回波（bō）干扰（rǎo）)。
　上拉电阻阻值的选择原则包括:
　1、从节约功耗及芯片的灌电流能力考虑应当足够（gòu）大；电阻大，电流小。
　2、从确保（bǎo）足（zú）够的驱动电流考虑（lǜ）应当足够小（xiǎo）；电阻（zǔ）小，电流大。
　3、对于（yú）高速电路（lù），过（guò）大（dà）的上拉（lā）电（diàn）阻可能边沿变平缓（huǎn）。综合考（kǎo）虑
以上三点（diǎn）,通常在1k到10k之间选（xuǎn）取。对下拉电（diàn）阻也有类似道理

拉电流输出和灌电流输出

在使用数（shù）字集成电路时，拉（lā）电流输出和灌电流输出是一个（gè）很重要的概念（niàn），例如在使用反向器作输出显示时，图1是拉电流，即当输出端为高电平（píng）时才符合发（fā）光二（èr）极管（guǎn）正（zhèng）向连接（jiē）的要求，但这种拉电流输出对于（yú）反向（xiàng）器（qì）只能输出零点几毫安（ān）的电（diàn）流用这种方法想驱动二极管发光是不合理的（因发（fā）光二极管正常工作电（diàn）流为5~10mA)。

灌电流输出（chū），即当（dāng）反向器（qì）输出端（duān）为低电平时，发光二极管处于正（zhèng）向（xiàng）连接情况（kuàng），在（zài）这种情况下，反（fǎn）向器一般能输出5~10mA的电流，足以使发光二极（jí）管发光，所以这种灌（guàn）电流输出作为驱动发光二极管的（de）电路是比较合（hé）理的。因为发光二极（jí）管发（fā）光时，电流是由电源+5V通过限流电阻R、发光二极管流入反向器（qì）输（shū）出端，好像往反向器里灌电流一样，因此（cǐ）习（xí）惯（guàn）上称它为“灌电流”输（shū）出（chū）。

-------------------------------------------------

在数字（zì）电路（lù）中我们经常可以看到上、下拉电阻。
一、定（dìng）义（yì）：
1、上拉就是将不（bú）确定的信号（hào）通过一（yī）个（gè）电阻嵌位在高电平（píng）！电阻同（tóng）时起（qǐ）限流作用！下拉同理（lǐ）！
2、上拉是对器件注入电流，下拉（lā）是（shì）输（shū）出电流
3、弱强只是（shì）上拉电阻的阻值不同，没（méi）有什么严格（gé）区分
4、对于非集电极（或（huò）漏极）开路输出型电路（如普通门电路（lù））提升电流（liú）和（hé）电压的能力是（shì）有（yǒu）限（xiàn）的，上拉电阻的功能主要是（shì）为集电极开路输出型电路输出电流通道（dào）。

二（èr）、拉电阻（zǔ）作用：
1、一（yī）般作单键触发使用时，如果IC本身没有（yǒu）内接电阻，为了使单键维持在不（bú）被触发（fā）的状态或是触（chù）发后回到原状态，必（bì）须在IC外部另接一（yī）电阻。
2、数字电（diàn）路（lù）有三种状（zhuàng）态：高电平（píng）、低电平、和高阻状态（tài），有（yǒu）些应（yīng）用场合（hé）不希望出（chū）现高阻状态，可以通过上（shàng）拉电阻或下拉电（diàn）阻（zǔ）的方式（shì）使（shǐ）处于稳定状（zhuàng）态（tài），具体视设（shè）计要求而定！
3、一（yī）般说的是I/O端口（kǒu），有（yǒu）的（de）可（kě）以设置（zhì），有的不可以设置，有的是内置，有的是（shì）需（xū）要外接，I/O端（duān）口的输出类似与一个（gè）三极管的C，当C接通过一个电（diàn）阻（zǔ）和电源连（lián）接在一起的（de）时候（hòu），该电阻成为上C拉电阻，也（yě）就是说，如（rú）果该端口正常时为高电平，C通过（guò）一个电（diàn）阻和地连接在一起的时候，该（gāi）电阻（zǔ）称为下拉电阻（zǔ），使该端口（kǒu）平时（shí）为低电平，作用吗：比如（rú）：当一个（gè）接有上拉电（diàn）阻的端口设为输如状态时，他的常（cháng）态就为高电平，用于检测低电平的输（shū）入。
4、上拉电阻是用（yòng）来（lái）解决总（zǒng）线驱动能力不足（zú）时提供电流的。一般（bān）说法是拉电（diàn）流（liú），下拉电阻是用（yòng）来吸收电流的，也就是我（wǒ）们通常所说的灌（guàn）电流
5、接电组（zǔ）就是为了防止（zhǐ）输入端（duān）悬空
6、减弱外（wài）部（bù）电流对芯片产生的干（gàn）扰
7、保护cmos内（nèi）的（de）保（bǎo）护二极管（guǎn）,一般电流不大于10mA
8、通过上拉或下拉来增加或减小驱动电流
9、改变（biàn）电平的（de）电位，常用在TTL-CMOS匹（pǐ）配（pèi）
10、在引脚悬空（kōng）时有确（què）定的状态
11、增加高（gāo）电平输（shū）出时的驱动能力。
12、为OC门提供（gòng）电流

三、上拉电阻（zǔ）应用原则：
1、当TTL电路驱（qū）动COMS电路（lù）时，如（rú）果（guǒ）TTL电路（lù）输出的（de）高电平低于COMS电路（lù）的最低高电平（一般为3.5V），这（zhè）时就需要在TTL的输出端接（jiē）上拉电阻，以提高输出高电平的值。
2、OC门电路（lù）必须加上（shàng）拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的（de）单片机管脚上也常使用上拉电阻。
4、在COMS芯片（piàn）上，为（wéi）了防止静电造成损坏，不用的管（guǎn）脚不能悬空，一般接上拉电阻产生降（jiàng）低输（shū）入阻（zǔ）抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电（diàn）平，从而提高芯片（piàn）输入信号的噪声容（róng）限增强（qiáng）抗干扰能力。
6、提高总线的抗电磁（cí）干（gàn）扰能力。管脚（jiǎo）悬（xuán）空就比较容易接受外界（jiè）的电（diàn）磁干（gàn）扰。
7、长线传（chuán）输（shū）中电阻（zǔ）不匹配容易引起反射波干扰，加（jiā）上下拉（lā）电阻是（shì）电阻匹配，有效的抑制反射波干扰。
8、在数字（zì）电路中不用的输入脚都要接固（gù）定电平，通过（guò）1k电阻接高电平或接地。

四（sì）、上拉电阻阻（zǔ）值选（xuǎn）择（zé）原（yuán）则:
1、从节约功耗及芯片的灌（guàn）电流能（néng）力考虑应（yīng）当足够大；电阻大，电流小。
2、从确保足够的驱动（dòng）电流考虑应当足够小（xiǎo）；电阻小（xiǎo），电（diàn）流（liú）大。
3、对（duì）于高速电路，过大的上拉电阻可能边沿（yán）变平缓。综合考（kǎo）虑以上三点,通常在1k到（dào）10k之间选取。
对下拉电阻也有类（lèi）似（sì）道理对上拉（lā）电阻和下拉（lā）电阻的选择应结合开关管特（tè）性（xìng）和下级（jí）电路的输入特（tè）性（xìng）进行设定，主要需（xū）要（yào）考虑以下几个（gè）因素：
1．驱动能力与功耗的（de）平（píng）衡。以上拉电阻为（wéi）例，一般地（dì）说，上拉电阻越（yuè）小，驱动能（néng）力越强，但功耗（hào）越大（dà），设计（jì）是应（yīng）注意两者之（zhī）间的均（jun1）衡。
2．下级电路的驱动需求（qiú）。同样以上拉（lā）电阻为例，当输出高电平时，开关（guān）管断开，上（shàng）拉电阻应适（shì）当选择以能（néng）够（gòu）向下级（jí）电（diàn）路提供足够的电（diàn）流（liú）。
3．高（gāo）低电（diàn）平（píng）的设定。不同电（diàn）路的高（gāo）低电平的门（mén）槛电（diàn）平会有不同，电阻应（yīng）适当设（shè）定以确保能（néng）输出正确（què）的（de）电平。以上（shàng）拉电阻为例（lì），当输出低电平时，开（kāi）关（guān）管导通，上拉（lā）电阻（zǔ）和开关管导通（tōng）电阻分（fèn）压（yā）值应确（què）保（bǎo）在零电平门槛之（zhī）下（xià）。
4．频率特性。以上拉电阻（zǔ）为例，上拉电阻和开关管漏源级之（zhī）间的电容和下（xià）级电路（lù）之（zhī）间（jiān）的输入电（diàn）容会（huì）形成RC延迟，电阻越大，延迟越大。上拉（lā）电阻（zǔ）的设定应考（kǎo）虑电路在（zài）这方面的需求。
下拉电阻的（de）设定的原则和上拉电（diàn）阻是一样的。OC门输出（chū）高电平时是一个高阻态（tài），其上拉电流（liú）要由上（shàng）拉电阻（zǔ）来提（tí）供，设输入端每端口（kǒu）不大于100uA,设输出（chū）口（kǒu）驱（qū）动电流约500uA，标准工作（zuò）电（diàn）压是5V，输入（rù）口的高低电平门限为0.8V(低（dī）于此值为低电平)；2V(高电平门限值)。
选上拉电（diàn）阻时（shí）：500uA x 8.4K= 4.2即选大于8.4K时输出端能（néng）下拉至（zhì）0.8V以下，此为最小阻值，再小就拉不下来了。如果输（shū）出口驱动电流较大，则（zé）阻值可减（jiǎn）小，保证下拉时能低（dī）于0.8V即可。
当输出高电平（píng）时，忽略管子的漏（lòu）电流，两输入（rù）口需200uA x15K=3V即（jí）上拉电阻压降为（wéi）3V，输出口（kǒu）可达到2V，此（cǐ）阻值为最大阻值，再大（dà）就拉不到2V了。选10K可（kě）用。COMS门的可参考74HC系列设计时管子的漏电流不可（kě）忽略，IO口（kǒu）实（shí）际电流在不同电平下也是（shì）不同的，上述仅仅是原理，一句话概括为：输出高电（diàn）平时要（yào）喂饱后面的输入口，输出低（dī）电平不要（yào）把输出口喂撑了（否（fǒu）则（zé）多余的电流喂给（gěi）了级联的输入（rù）口，高于低电平门限值就不可靠了）

此（cǐ）外（wài），还（hái）应注（zhù）意以（yǐ）下几点：
A、要看输出口驱动的是什（shí）么器（qì）件，如果该器件（jiàn）需（xū）要（yào）高电压的话（huà），而输出口的输出（chū）电压又不（bú）够，就需要加上拉（lā）电阻。
B、如果（guǒ）有上拉电阻那（nà）它（tā）的端口在默认值（zhí）为高（gāo）电平你要控制它必须用低电平（píng）才能控制（zhì）如三态门电路三极管的集电（diàn）极，或二极管正极去控制把上拉电阻的（de）电（diàn）流拉下来成为低电平（píng）。反之，
C、尤其用（yòng）在接（jiē）口电路中,为了得到确（què）定的电平,一般采用这种方法,以保证正（zhèng）确（què）的电路状态,以免发（fā）生意外（wài）,比如,在电机控制中,逆变桥上下桥（qiáo）臂不（bú）能直通,如（rú）果它们都用（yòng）同一（yī）个单（dān）片机来驱动,必（bì）须设置初（chū）始状（zhuàng）态.防止直通!